[发明专利]一种亚阈值抗噪声的全加器电路在审
| 申请号： | 201710608026.8 | 申请日： | 2017-07-24 |
| 公开（公告）号： | CN107425846A | 公开（公告）日： | 2017-12-01 |
| 发明（设计）人： | 金威;汪望;金旭炜;何卫锋;高建军 | 申请（专利权）人： | 上海交通大学;华东师范大学 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20;G06F7/501 |
| 代理公司： | 北京汇泽知识产权代理有限公司11228 | 代理人： | 关宇辰 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种亚阈值抗噪声的全加器电路，包括数据输入电路模块，数据输入电路模块包括逻辑与门和逻辑异或门，用于将输入信号生成进位信号和进位传播信号；数据处理电路模块，数据处理电路模块包括逻辑与门和选择器，用于对进位信号和进位传播信号进行逻辑运算；数据输出电路模块，数据输出电路模块包括逻辑异或门，用于将数据处理模块产生的求和信号以及进位传播信号输出；其中，数据输入电路模块和数据输出电路模块中的逻辑与门使用马尔科夫与门，逻辑异或门使用马尔科夫异或门。本发明能够使得全加器的工作电压更低，同时提高抗噪性能。 | ||
| 搜索关键词： | 一种 阈值 噪声 全加器 电路 | ||
【主权项】：
一种亚阈值抗噪声的全加器电路，包括，数据输入电路模块，所述数据输入电路模块包括逻辑与门和逻辑异或门，用于将输入信号生成进位信号和进位传播信号；数据处理电路模块，所述数据处理电路模块包括逻辑与门和选择器，用于对所述进位信号和进位传播信号进行逻辑运算；数据输出电路模块，所述数据输出电路模块包括逻辑异或门，用于将所述数据处理模块产生的求和信号以及进位传播信号输出；其特征在于：所述数据输入电路模块和数据输出电路模块中的逻辑与门使用马尔科夫与门，所述逻辑异或门使用马尔科夫异或门。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学;华东师范大学，未经上海交通大学;华东师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710608026.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于多接口应用的IO模块
- 下一篇：一种可交互投影机器人
