[发明专利]半导体存储装置及存储器系统有效
| 申请号： | 201710651020.9 | 申请日： | 2017-08-02 |
| 公开（公告）号： | CN108573728B | 公开（公告）日： | 2022-03-04 |
| 发明（设计）人： | 永尾理 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10;G11C16/26 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勋 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够提高处理能力的半导体存储装置及存储器系统。实施方式的半导体存储装置包含多个第1存储单元(MT)、字线(WL)及控制电路(17)。控制电路(17)在第1模式的第1编程循环中，在对字线施加了第1电压(VSV)而执行第1编程后，一边使施加到字线(WL)的第2电压(VCG_SV)升压，一边重复进行第1验证，直到第1存储单元的断开单元数成为阈值以下为止，基于第1电压(VSV)与重复进行第1验证的次数来决定第3电压(VPGM_SV)，在第2模式的第1次的第2编程循环中，对字线(WL)施加第3电压(VPGM_SV)而执行第2编程。 | ||
| 搜索关键词： | 半导体 存储 装置 存储器 系统 | ||
【主权项】：
1.一种半导体存储装置，其特征在于具备：第1存储单元组，包含多个第1存储单元；字线，共通地连接在所述多个第1存储单元；及控制电路，控制写入动作，所述写入动作具备：第1模式，重复进行包含第1编程及第1验证的第1编程循环；及第2模式，重复进行包含第2编程及第2验证的第2编程循环；且所述控制电路在依次执行所述第1及第2模式的情况下，在所述第1编程循环中，在对所述字线施加第1电压而执行所述第1编程后，一边使施加到所述字线的第2电压升压，一边重复进行所述第1验证，直到所述第1存储单元的断开单元数成为阈值以下为止，基于所述第1电压与重复进行所述第1验证的次数来决定低于所述第1电压的第3电压，在第1次的所述第2编程循环中，对所述字线施加所述第3电压而执行所述第2编程后，对所述字线施加低于所述第2电压的第4电压而执行所述第2验证。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710651020.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置
- 下一篇：一种NAND-FLASH存储器写操作方法及装置
