[发明专利]一种可重构的MCU烧录的FPGA模型

摘要

本发明公开了一种可重构的MCU烧录的FPGA模型，所述模型包括两个部分，第一部分为FPGA设计，其主要核心技术点在于实现OTP/MTP/FLASH存储器的烧录特性、完成时钟与LDO电压基准的校准行为；第二部分为烧录转接小板的设计，其主要核心技术点在于配合FPGA对多样化MCU烧录接口、烧录电压进行兼容；本发明对FPGA进行灵活配置，完成MCU烧录的FPGA模型，实现了MCU烧录功能的验证，还可使用该模型实现多种型号目标芯片的灵活切换，并为烧录器自动化测试平台提供基础，使烧录器在单片FPGA上测试所有MCU烧录时序，并为实现多款型号烧录时序回归测试与遍历测试提供可能。

主权项

一种可重构的MCU烧录的FPGA模型，其特征在于所述模型包括两个部分，第一部分为FPGA，实现OTP/MTP/FLASH存储器的烧录特性、完成时钟与LDO电压基准的校准行为；第二部分为烧录转接小板，配合FPGA对多样化MCU烧录接口、烧录电压进行兼容；其中，FPGA中，FPGA内嵌RAM IP作为MCU数据区与程序区，在ROM写信号PWE使能时，使用4个寄存器对PWE延时1‑4个时钟周期，前两个时钟周期用于读取该地址地址的原始数据，后两个时钟周期则用于写入处理后的最终写入数据；MCU在烧录模式进行时钟校准时，通过配置不同的校准值，改变主时钟频率，将主时钟固定分频后输出给烧录器检测时钟频率，在校准过程中选择最接近理论频率时的校准值记录并写入；烧录转接小板包括有电阻分压网络、比较器、电阻限流电路、电平转换电路及DAC，烧录器的VPP接于电阻分压网络，电阻分压网络连接于比较器，比较器接于电阻限流电路，电阻限流电路接于FPGA，电平转换电路及DAC均接于烧录器和FPGA之间。