[发明专利]用于通用乘积码背景的低延迟软解码器架构

摘要

本公开描述了用于以最小的硬件架构的改变来降低解码乘积码字的延迟的技术。在示例中，系统通过使用系统上可用的多个Chase解码程序中的至少一个来访问通用乘积码(GPC)码字并对通用乘积码(GPC)码字进行解码。第一Chase解码程序根据一组解码参数的第一值进行配置。第二Chase解码程序根据该一组解码参数的第二值进行配置。第二值与第一值不同。基于一组解码参数的第一值和第二值，第一Chase解码程序相对于第二Chase解码程序具有较小的延迟和较高的误码率(BER)。

主权项

一种用于码字解码的系统，其包括：处理器；存储器，其与所述处理器通信地联接并存储指令，所述指令在被所述处理器执行时使所述系统至少：访问通用乘积码码字，即GPC码字；并且通过使用在所述系统上可用的多个Chase解码程序中的至少一个对所述GPC码字进行解码，其中：所述多个Chase解码程序包括第一Chase解码程序和第二Chase解码程序，所述第一Chase解码程序根据一组解码参数的第一值进行配置，所述第二Chase解码程序根据所述一组解码参数的第二值进行配置，所述第二值与所述第一值不同，并且基于所述一组解码参数的所述第一值和所述第二值，所述第一Chase解码程序相对于所述第二Chase解码程序具有较小的延迟和较高的误码率，即BER。