[发明专利]一种半导体器件及其制作方法有效
| 申请号： | 201710712959.1 | 申请日： | 2017-08-18 |
| 公开（公告）号： | CN109411407B | 公开（公告）日： | 2020-12-15 |
| 发明（设计）人： | 陈景;苏大荣 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/00;H01L23/538 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件结构及其制作方法，包括：提供半导体结构，在半导体结构表面形成层间介质叠层，包括若干堆叠的层间介质层；在所述层间介质叠层中形成多层金属层和多层插塞层，相邻两层金属层之间通过所述插塞层连接；至少其中的一层在所述层间介质层中制作伪插塞层，且所述伪插塞层位于相邻两层所述金属层之间，通过所述伪插塞层分散来自于封装芯片时的键合力，防止芯片损伤。本发明通过在层间介质层中设置伪插塞层，利用伪插塞层的蜂窝消力作用，使层间介质层的受力向不同的方向发散，从而使封装时的键合力到达易损层时大大减小，同时增大了易损层对力的承受能力，有效防止芯片层间介质层断裂以及与该层介质层相邻的上层金属连线损伤。 | ||
| 搜索关键词： | 一种 半导体器件 及其 制作方法 | ||
【主权项】：
1.一种半导体器件的制作方法，其特征在于，所述方法至少包括：提供半导体结构，在所述半导体结构表面形成层间介质叠层，所述层间介质叠层包括若干堆叠的层间介质层；在所述层间介质叠层中形成多层金属层和多层插塞层，相邻两层金属层之间通过所述插塞层连接；至少在其中的一层所述层间介质层中制作伪插塞层，且所述伪插塞层位于相邻两层所述金属层之间，通过所述伪插塞层分散来自于封装芯片时的键合力，防止芯片损伤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710712959.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：具有局部层间互连的单片三维(3D)IC
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
