[发明专利]适用于主动时钟模式器件综合测试的共时基装置有效
申请号: | 201710727144.0 | 申请日: | 2017-08-23 |
公开(公告)号: | CN107576867B | 公开(公告)日: | 2020-04-21 |
发明(设计)人: | 郭敏;丁志钊;王尊峰;刘忠林 | 申请(专利权)人: | 中国电子科技集团公司第四十一研究所 |
主分类号: | G01R31/00 | 分类号: | G01R31/00 |
代理公司: | 青岛智地领创专利代理有限公司 37252 | 代理人: | 肖峰 |
地址: | 266555 山东省*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种适用于本地主动式时钟工作模式器件综合测试的共时基装置及方法,具体涉及微波测试技术领域。该适用于本地主动式时钟工作模式器件综合测试的共时基装置,包括功分器,功分器的输出端连有异频时钟共时基闭环控制环路和测频模块,异频时钟共时基闭环控制环路的输出端连接滤波器,测频模块和异频时钟共时基闭环控制环路通过数据总线连接主控单元,主控单元通过数据总线连接接口电路,接口电路通过标准程控总线连接上位机。其解决了对只有本地时钟输出端口的器件而言,由于其本地时钟与自身技术特性紧密相关,往往存在与常用测试仪器外部参考时钟(通常为10MHz)之间由于频率差异而无法实现共时基的不足。 | ||
搜索关键词: | 适用于 主动 时钟 模式 器件 综合测试 共时 装置 | ||
【主权项】:
一种适用于本地主动式时钟工作模式器件综合测试的共时基装置,其特征在于,包括功分器,功分器的输出端连有异频时钟共时基闭环控制环路和测频模块,异频时钟共时基闭环控制环路的输出端连接滤波器,测频模块和异频时钟共时基闭环控制环路通过数据总线连接主控单元,主控单元通过数据总线连接接口电路,接口电路通过标准程控总线连接上位机。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所,未经中国电子科技集团公司第四十一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710727144.0/,转载请声明来源钻瓜专利网。