[发明专利]一种时钟和复位控制芯片工作模式的实现装置

摘要

一种时钟和复位控制芯片工作模式的实现装置，用于通用工作模式和/或DFT工作模式的选择切换；其包括时钟PAD_CLOCK输入管脚和复位PAD_RESETN控制管脚，还包括时钟稳定电路模块clk_stable、分频模块clk_div、滤波电路rst_filter、调试控制器debug_wrapper和复位稳定电路模块rst_stable，所述调试控制器debug_wrapper包括状态对应表和i2c_slv逻辑单元。因此，本发明只使用时钟输入PAD_CLOCK和复位控制PAD_RESETN两个管脚来实现控制芯片工作模式，在输入时钟稳定的前提下，过滤掉不需要的复位脉冲，得到预期的输入，通过i2c_slv协议得到稳定的控制信号，使得芯片工作在特定模式。

主权项

一种时钟和复位控制芯片工作模式的实现装置，用于通用工作模式和/或DFT工作模式的选择切换；和其特征在于，包括时钟PAD_CLOCK输入管脚和复位PAD_RESETN控制管脚，还包括时钟稳定电路模块clk_stable、分频模块clk_div、滤波电路rst_filter、调试控制器debug_wrapper和复位稳定电路模块rst_stable，所述调试控制器debug_wrapper包括状态对应表和i2c_slv逻辑单元；其中，所述时钟PAD_CLOCK输入管脚接收的输入时钟PAD_CLOCK，经过时钟稳定电路模块clk_stable得到第一时钟clk_in，所述第一时钟clk_in经过clk_div得到第二时钟，所述第二时钟作为所述i2c_slv逻辑单元的串行时钟scl信号；所述复位PAD_RESETN控制管脚接收的复位PAD_RESETN，经过滤波电路模块rst_filter，去除小于M个时钟周期的复位PAD_RESETN信号，得到复位rst_in信号，并将输入的复位rst_in信号送给所述调试控制器debug_wrapper的i2c_slv逻辑单元，作为所述i2c_slv逻辑单元的数据线sda数据，同时所述复位rst_in信号送给所述复位稳定电路模块rst_stable，以将大于N个时钟周期的复位PAD_RESETN信号作为复位输出信号rst_n，并输出给所述调试控制器debug_wrapper的i2c_slv逻辑单元；其中，N大于M；所述i2c_slv逻辑单元接收串行时钟scl信号和数据线sda数据，并根据所述状态对应表，在M个时钟周期和N个时钟周期之间的多个时钟周期范围内，译码得到芯片所选择的通用工作模式或DFT工作模式。