[发明专利]一种用ICP干法刻蚀制作薄膜电阻的方法有效
申请号: | 201710767049.3 | 申请日: | 2017-08-31 |
公开(公告)号: | CN107742607B | 公开(公告)日: | 2021-05-11 |
发明(设计)人: | 郭亿文;冉明;王学毅;王飞;崔伟 | 申请(专利权)人: | 重庆中科渝芯电子有限公司 |
主分类号: | H01L21/306 | 分类号: | H01L21/306;H01L21/308;H01L23/64 |
代理公司: | 重庆大学专利中心 50201 | 代理人: | 王翔 |
地址: | 401332 *** | 国省代码: | 重庆;50 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种用ICP干法刻蚀制作薄膜电阻的方法,其特征在于,包括:衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。进行以下步骤:1)在衬底介质层上淀积一层电阻薄膜层。2)在所述电阻薄膜层上淀积一层掩蔽层。3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层,形成电阻图形。4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层,保留端头介质层。5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层,保留端头介质层保护下的掩蔽层。6)在电阻图形上淀积隔离层,并在电阻端头刻蚀形成连接孔。7)淀积金属层,填充连接孔,引出电阻。 | ||
搜索关键词: | 一种 icp 刻蚀 制作 薄膜 电阻 方法 | ||
【主权项】:
一种用ICP干法刻蚀制作薄膜电阻的方法,其特征在于,包括:衬底介质层(1)、薄膜电阻层(2)、掩蔽层(3)、介质层(4)、隔离层(5)和金属层(6);进行以下步骤:1)在衬底介质层(1)上淀积一层电阻薄膜层(2);2)在所述电阻薄膜层(2)上淀积一层掩蔽层(3);3)通过ICP干法刻蚀的方法去除电阻薄膜层(2)和掩蔽层(3),形成电阻图形;4)在所述电阻图形上淀积一层介质层(4);利用光刻刻蚀工艺去除多余的介质层(4),保留端头介质层(4);5)利用刻蚀工艺去除薄膜电阻层(2)上多余的掩蔽层(3),保留端头介质层(4)保护下的掩蔽层(3);6)在电阻图形上淀积隔离层(5),并在电阻端头刻蚀形成连接孔;7)淀积金属层(6),填充连接孔,引出电阻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆中科渝芯电子有限公司,未经重庆中科渝芯电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710767049.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造