[发明专利]半导体结构的制作方法有效
| 申请号： | 201710804122.X | 申请日： | 2017-09-08 |
| 公开（公告）号： | CN109494187B | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | 张峰溢;李甫哲 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L21/336;H01L21/02;H01L21/311;H01L21/033 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种半导体结构的制作方法，首先，提供一基底，基底上定义有一密集区以及一宽疏区，接着形成一第一介电层于该密集区以及该宽疏区上内，然后形成多个第一凹槽于该密集区中的该第一介电层内，以及形成一第二凹槽于该宽疏区中的该第一介电层内，其中该第二凹槽的一宽度大于该第一凹槽的一宽度三倍以上，接下来，形成一第二介电层填满该第一凹槽内以及填满第二凹槽内，其中该第二介电层位于该宽疏区的一顶部高于该第二介电层位于该密集区的一顶部，以及进行一回蚀刻步骤，移除该密集区内以及该宽疏区内的该第二介电层。 | ||
| 搜索关键词： | 半导体 结构 制作方法 | ||
【主权项】：
1.一种半导体结构的制作方法，包含：提供一基底，基底上定义有一密集区以及一宽疏区；形成一第一介电层于该密集区以及该宽疏区上内；形成多个第一凹槽于该密集区中的该第一介电层内，以及形成一第二凹槽于该宽疏区中的该第一介电层内，其中该第二凹槽的一宽度大于该第一凹槽的一宽度三倍以上；形成一第二介电层填满该第一凹槽内以及填满第二凹槽内，其中该第二介电层位于该宽疏区的一顶部高于该第二介电层位于该密集区的一顶部；以及进行一回蚀刻步骤，移除该密集区内以及该宽疏区内的该第二介电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710804122.X/，转载请声明来源钻瓜专利网。
- 上一篇：利于填充的重新布线通孔锥形形貌的制作方法
- 下一篇：半导体装置的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
