[发明专利]使用在IO上的电压检测电路

摘要

本发明公开了一种使用在IO上的电压检测电路，包括：由多个采用二极管连接方式串联的PMOS管串联结构，连接在输入信号和第一节点之间；第一PMOS管的源极连接输入信号，栅极连接第一节点；第一电阻和第二电阻串联在第一PMOS管的漏极和地之间，二者的连接点为输出检测信号的第二节点；第三电阻连接在第一节点和第二PMOS管的源极之间，第二PMOS管的漏极接电源电压，栅极接第二节点，源极为第三节点；各PMOS管都采用工作电压为电源电压的晶体管工艺结构。本发明能采用电源电压的晶体管工艺结构实现，不需要采用齐纳管，从而能节省一层光罩，节约成本。

主权项

一种使用在IO上的电压检测电路，其特征在于：输入信号连接到电压检测电路的输入端，所述输入信号包括0V、电源电压和高压三种状态，所述高压大于所述电源电压；所述电压检测电路包括：由多个采用二极管连接方式串联的PMOS管串联结构，所述PMOS管串联结构连接在所述输入信号和第一节点之间；第一PMOS管，所述第一PMOS管的源极连接所述输入信号，所述第一PMOS管的栅极连接所述第一节点；第一电阻和第二电阻，所述第一电阻的第一端连接所述第一PMOS管的漏极，所述第一电阻的第二端为第二节点，所述第二电阻的第一端的连接所述第二节点，所述第二电阻的第二端接地；第二PMOS管，第三电阻连接在所述第一节点和所述第二PMOS管的源极之间，所述第二PMOS管的漏极接电源电压，所述第二PMOS管的栅极连接所述第二节点；所述第二PMOS管的源极为第三节点；所述第二节点输出所述电压检测电路的检测信号；所述PMOS管串联结构的各PMOS管、所述第一PMOS管和所述第二PMOS管都采用工作电压为所述电源电压的晶体管工艺结构；当所述输入信号为高压时：所述PMOS管串联结构使所述第一节点的电压为在所述高压的基础上降低一个值，所述第一节点的电压使所述第一PMOS管导通以及使所述PMOS管串联结构的各PMOS管和所述第一PMOS管的各电极之间电压差在所述电源电压范围内；所述第一PMOS管导通并使所述第二节点输出高电平的输出信号，所述输出信号的大小由第一电阻和所述第二电阻的分压确定；所述第一节点使所述第二PMOS管导通且所述第三节点电压为所述第二节点电压加所述第二PMOS管的源漏电压，所述第三节点的电压使所述第二PMOS管的各电极之间电压差在所述电源电压范围内。