[发明专利]多通道串行总线高速数据采集处理系统及方法有效
| 申请号： | 201710904252.0 | 申请日： | 2017-09-29 |
| 公开（公告）号： | CN107844447B | 公开（公告）日： | 2019-06-28 |
| 发明（设计）人： | 张智勇;郭申;李德润;阎哲 | 申请（专利权）人： | 北京计算机技术及应用研究所 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/42 |
| 代理公司： | 中国兵器工业集团公司专利中心 11011 | 代理人： | 王雪芬 |
| 地址： | 100854*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种多通道串行总线高速数据采集处理系统及方法，涉及数据处理技术领域。本发明提出了一种基于微型CPU加FPGA和多种类串行收发器的高速串行通讯采集处理并存储的方案，能够满足电子系统在串行总线高速通讯时数据异常后问题排查分析和串行总线通讯监听存储的需求。 | ||
| 搜索关键词： | 串行总线 高速数据采集 处理系统 多通道 串行总线通讯 高速串行通讯 数据处理技术 串行收发器 采集处理 电子系统 高速通讯 监听存储 数据异常 问题排查 微型CPU 存储 分析 | ||
【主权项】：
1.一种多通道串行总线高速数据采集处理系统，其特征在于，包括ARM处理器、FPGA芯片、SATA存储设备、时间信息获取模块及多个串行总线收发器；所述时间信息获取模块用于将GPS信号及秒脉冲发送至FPGA芯片；所述FPGA芯片中包含与串行总线收发器一一对应的串行总线控制器；所述FPGA芯片用于通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；然后将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；所述ARM处理器用于读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，存入SATA存储设备中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京计算机技术及应用研究所，未经北京计算机技术及应用研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710904252.0/，转载请声明来源钻瓜专利网。
