[发明专利]3DES对称加解密方法、系统及计算机可读存储介质在审
| 申请号： | 201710909917.7 | 申请日： | 2017-09-29 |
| 公开（公告）号： | CN107566113A | 公开（公告）日： | 2018-01-09 |
| 发明（设计）人： | 史宏志;李雪雷 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06;H04L29/06 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 罗满 |
| 地址： | 450018 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种面向CPU+FPGA异构加速平台的3DES对称加解密方法、系统及计算机可读存储介质，该方法包括主机端将待加密数据集或待解密数据集发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；FPGA端根据参数信息，对待加密数据集进行3DES对称加密计算，或对待解密数据集进行3DES对称解密计算，并将获取的加密密文数据或解密明文数据存储至DDR内存；主机端从DDR内存获取加密密文数据或解密明文数据；本发明通过利用FPGA端对3DES对称加密和解密的核心算法的性能加速，提高3DES对称加密和解密的执行性能，有效改善了3DES对称加密和解密的实现效率，减少了开发周期和成本。 | ||
| 搜索关键词： | des 对称 解密 方法 系统 计算机 可读 存储 介质 | ||
【主权项】：
一种面向CPU+FPGA异构加速平台的3DES对称加解密方法，其特征在于，包括：主机端将待加密数据集或待解密数据集发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；其中，所述待加密数据集包括分组的明文数据和加密密钥数据，所述待解密数据集包括分组的密文数据和解密密钥数据；所述FPGA端根据所述参数信息，对所述待加密数据集进行3DES对称加密计算，或对所述待解密数据集进行3DES对称解密计算，并将获取的加密密文数据或解密明文数据存储至所述DDR内存；所述主机端从所述DDR内存获取所述加密密文数据或所述解密明文数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710909917.7/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路抗地弹干扰复位电路
- 下一篇：一种用于计算机技术与应用的平台
