[发明专利]半导体存储器及其电容轮廓形成方法在审
| 申请号： | 201710919718.4 | 申请日： | 2017-09-30 |
| 公开（公告）号： | CN107689362A | 公开（公告）日： | 2018-02-13 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 睿力集成电路有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 智云 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体存储器及其电容轮廓形成方法，在基底上依次形成第一暂时介质层和第二暂时介质层，对所述第二暂时介质层进行刻蚀形成多个电容图案孔，通过对准所述电容图案孔对所述第一暂时介质层进行等离子体干法刻蚀，形成多个电容轮廓孔，在该等离子体干法刻蚀中施加射频脉冲信号，所述射频脉冲信号具有交替发生的脉冲开时段与脉冲关时段，在所述脉冲关时段所述等离子体干法刻蚀的至少部分反应物被带离反应处，使得形成的所述电容轮廓孔的侧壁具有不同的斜度，从而使得半导体存储器中的电容器轮廓较垂直化，由此避免了电容器之间短路现象的发生，提高最终形成的半导体存储器的性能。 | ||
| 搜索关键词： | 半导体 存储器 及其 电容 轮廓 形成 方法 | ||
【主权项】：
一种半导体存储器的电容轮廓形成方法，其特征在于，包括：提供一基底，在所述基底上依次形成第一暂时介质层与第二暂时介质层；进行图案处理，以形成多个电容图案孔在所述第二暂时介质层中，所述电容图案孔暴露出所述第一暂时介质层；以及通过对准所述电容图案孔进行等离子体干法刻蚀，以形成多个电容轮廓孔在所述第一暂时介质层中，所述电容轮廓孔暴露出所述基底，对所述第一暂时介质层进行等离子体干法刻蚀的过程中施加射频脉冲信号，所述射频脉冲信号具有交替发生的脉冲开时段与脉冲关时段，在所述脉冲关时段所述等离子体干法刻蚀的至少部分反应物被带离反应处，使得形成的所述电容轮廓孔的侧壁具有不同的斜度，其中，暴露所述第二暂时介质层的侧壁具有第一斜度，暴露所述第一暂时介质层的侧壁具有第二斜度，所述第二斜度小于所述第一斜度，所述电容图案孔和所述电容轮廓孔组合为半导体存储器的电容下电极层的形成轮廓。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司，未经睿力集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710919718.4/，转载请声明来源钻瓜专利网。
