[发明专利]存储器模块和用于存储器模块的处理数据缓冲器有效
| 申请号： | 201710953332.5 | 申请日： | 2017-10-13 |
| 公开（公告）号： | CN107958679B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 吴成一;金南昇;孙永训;金灿景;宋镐永;安廷镐;黄祥俊 | 申请（专利权）人： | 三星电子株式会社;首尔大学校产学协力团;威斯康星校友研究基金会 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C8/10 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 刘灿强;韩明花 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。 | ||
| 搜索关键词： | 存储器 模块 用于 处理 数据 缓冲器 | ||
【主权项】：
一种存储器模块，所述存储器模块包括：存储器装置，包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；以及第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位；命令/地址缓冲装置，被配置为向第一输入/输出端子组输出第一命令/地址位；以及处理数据缓冲器，被配置为向第二输入/输出端子组输出数据位和第二命令/地址位，其中，存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社;首尔大学校产学协力团;威斯康星校友研究基金会，未经三星电子株式会社;首尔大学校产学协力团;威斯康星校友研究基金会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710953332.5/，转载请声明来源钻瓜专利网。
- 上一篇：微矩形J29A接口智能电源保护三防工业固态硬盘
- 下一篇：一种MRAM芯片
