[发明专利]可编程时钟分频器有效
| 申请号： | 201710960316.9 | 申请日： | 2017-10-16 |
| 公开（公告）号： | CN107968646B | 公开（公告）日： | 2021-04-27 |
| 发明（设计）人： | N·古普塔;J·N·蒂瓦里 | 申请（专利权）人： | 意法半导体国际有限公司 |
| 主分类号： | H03K23/00 | 分类号： | H03K23/00 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;吕世磊 |
| 地址： | 荷兰阿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据实施例，一种电路包括输入时钟端子、输出时钟端子、第一输入数据端子和具有特定端子数的输入数据端子集合。二分频块耦合到输出时钟端子。模块化的单触发时钟分频器耦合在输入时钟端子与二分频块之间。模块化的单触发时钟分频器还耦合到输入数据端子集合。中间时钟生成块耦合在输入时钟端子与模块化的单触发时钟分频器之间。中间时钟生成块包括耦合在输入时钟端子与模块化的单触发时钟分频器之间的第一数字逻辑块。第一数字逻辑块还耦合到第一输入数据端子，并且时钟阻止块耦合在二分频块与第一数字逻辑块之间。 | ||
| 搜索关键词： | 可编程 时钟 分频器 | ||
【主权项】：
一种电路，包括：输入时钟端子；输出时钟端子；第一输入数据端子；具有特定端子数的输入数据端子集合，其中所述特定端子数大于或等于1，所述第一输入数据端子被排除在所述输入数据端子集合之外；二分频块，耦合到所述输出时钟端子；模块化的单触发时钟分频器，耦合在所述输入时钟端子与所述二分频块之间，所述模块化的单触发时钟分频器还耦合到所述输入数据端子集合；以及中间时钟生成块，耦合在所述输入时钟端子与所述模块化的单触发时钟分频器之间，所述中间时钟生成块包括：第一数字逻辑块，耦合在所述输入时钟端子与所述模块化的单触发时钟分频器之间，所述第一数字逻辑块还耦合到所述第一输入数据端子，以及时钟阻止块，耦合在所述二分频块与所述第一数字逻辑块之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司，未经意法半导体国际有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710960316.9/，转载请声明来源钻瓜专利网。
