[发明专利]基于神经网络的计算阵列有效
| 申请号： | 201710961627.7 | 申请日： | 2017-10-17 |
| 公开（公告）号： | CN107797962B | 公开（公告）日： | 2021-04-16 |
| 发明（设计）人： | 尹首一;严佳乐;涂锋斌;欧阳鹏;刘雷波;魏少军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F7/52;G06F7/50 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王涛;贾磊 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了基于神经网络的计算阵列，所述计算阵列包括多个可重构计算单元，每一所述可重构计算单元包括(n+1)层多比特位宽乘法器；每一层乘法单元用于执行不同的计算任务，从最小乘法单元开始，每一层乘法单元的计算结果通过移位及加法器的加法操作输送给下一层乘法单元。本申请实施例中，可以并行执行多比特宽度的乘法任务，将乘法器的利用率达到100％，实现硬件的最大利用化；加法器不仅在进行部分积累加的拼接作用时起效果，也可以将已经计算完毕的比特数进行累加求和，完成卷积神经网络的乘法和累加部分，大大提高了加法器的复用性，也满足不同需求下硬件的多样化运用。 | ||
| 搜索关键词： | 基于 神经网络 计算 阵列 | ||
【主权项】：
一种基于神经网络的计算阵列，所述计算阵列包括多个可重构计算单元，其特征在于，每一所述可重构计算单元包括(n+1)层多比特位宽乘法器，所述多比特位宽乘法器由上层至下层分别为：2n个22比特乘以22比特的最小乘法单元；2n‑1个22比特乘以23比特的乘法单元；2n‑2个23比特乘以23比特的乘法单元；2n‑3个23比特乘以24比特的乘法单元；……2n‑n个2n比特乘以2n比特的乘法单元；每一层乘法单元用于执行不同的计算任务，从最小乘法单元开始，每一层乘法单元的计算结果通过移位及加法器的加法操作输送给下一层乘法单元；其中，n≥4，且n为偶数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710961627.7/，转载请声明来源钻瓜专利网。
