[发明专利]大数逻辑门构造电路在审
| 申请号： | 201710972544.8 | 申请日： | 2017-10-18 |
| 公开（公告）号： | CN107634755A | 公开（公告）日： | 2018-01-26 |
| 发明（设计）人： | 郭靖;朱磊;刘文怡;熊继军 | 申请（专利权）人： | 中北大学;齐齐哈尔大学 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20 |
| 代理公司： | 哈尔滨市松花江专利商标事务所23109 | 代理人： | 刘士宝 |
| 地址： | 030051 山西省*** | 国省代码： | 山西;14 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 大数逻辑门构造电路，涉及大数逻辑门构造电路领域。本发明是为了解决现有大数逻辑门需要耗费较多硬件、功耗和延迟开销，严重影响存储器性能的问题。本发明输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。它用于构造大数逻辑门。 | ||
| 搜索关键词： | 大数 逻辑 构造 电路 | ||
【主权项】：
大数逻辑门构造电路，其特征在于，它包括PMOS上拉电路、NMOS下拉电路和反相器，输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中北大学;齐齐哈尔大学，未经中北大学;齐齐哈尔大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710972544.8/，转载请声明来源钻瓜专利网。
