[发明专利]一种芯片顶层覆盖完整性保护方法及装置有效
| 申请号： | 201711004055.X | 申请日： | 2017-10-24 |
| 公开（公告）号： | CN107991572B | 公开（公告）日： | 2020-04-03 |
| 发明（设计）人： | 朱云姗;刘蕊丽;龚宗跃 | 申请（专利权）人： | 大唐微电子技术有限公司 |
| 主分类号： | G01R31/52 | 分类号： | G01R31/52;G01R31/54 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 韩辉峰;李丹 |
| 地址： | 100094*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种芯片顶层覆盖完整性保护方法及装置，应用于物理层保护电路，物理层保护电路被分为n组，每组m条金属线，包括：产生一组随机二进制数并输入到每组m条金属线的输入端；分别在攻击检测周期和检测周期检测m条金属线的输出信号，检测周期为预先估计的信号在金属线中传输的时间，攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；如果在攻击检测周期检测出的输出信号与输入的随机二进制数相同，或者在检测周期检测出的输出信号与输入的随机二进制数不同，则判断芯片遭到短接或划断攻击。本申请通过在每个检测周期内对金属线的输入输出信号进行两次对比检测，增大了芯片顶层金属覆盖的防攻击力度。 | ||
| 搜索关键词： | 一种 芯片 顶层 覆盖 完整性 保护 方法 装置 | ||
【主权项】：
一种芯片顶层覆盖完整性保护方法，应用于物理层保护电路，所述物理层保护电路被分为n组，每组m条金属线，所述n、m均为自然数，其特征在于，包括：产生一组随机二进制数；将所述随机二进制数输入到每组m条金属线的输入端；分别在攻击检测周期和检测周期检测所述m条金属线的输出信号，所述检测周期为预先估计的信号在金属线中传输的时间，所述攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；如果在攻击检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数相同，或者，在检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数不同，则判断芯片遭到短接或划断攻击。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大唐微电子技术有限公司，未经大唐微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711004055.X/，转载请声明来源钻瓜专利网。
