[发明专利]一种磁性随机存储器单元阵列及周边电路连线的制造方法在审
| 申请号： | 201711011769.3 | 申请日： | 2017-10-25 |
| 公开（公告）号： | CN109713120A | 公开（公告）日： | 2019-05-03 |
| 发明（设计）人： | 郭一民;肖荣福;张云森;陈峻 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | H01L43/12 | 分类号： | H01L43/12;H01L43/08;H01L43/02;H01L27/22 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：(1)提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属铜；(2)在底电极通孔上沉积底电极接触和磁性隧道结多层膜，并在存储区域制作磁性隧道结记忆单元阵列；在逻辑区域底电极通孔上制作逻辑区域底电极接触和假磁性隧道结(dummy‑MTJ)单元；(3)制作逻辑区域顶电极通孔，并使逻辑区域顶电极通孔的尺寸大于假磁性隧道结单元的尺寸；(4)制作存储区域顶电极通孔，然后在逻辑区域顶电极通孔和存储区域顶电极通孔中填充顶电极通孔金属；(5)制作连接逻辑区域与存储区域的金属连线。 | ||
| 搜索关键词： | 通孔 逻辑区域 底电极 顶电极 存储区域 磁性隧道结 制作 磁性随机存储器 单元阵列 金属连线 周边电路 基底 连线 磁性隧道结单元 记忆单元阵列 表面抛光 填充金属 多层膜 沉积 填充 制造 金属 | ||
【主权项】：
1.一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，包括如下步骤：步骤1：提供表面抛光的带金属连线的CMOS基底，并在所述基底上制作底电极通孔，然后在所述底电极通孔中填充金属铜；步骤2：在所述底电极通孔上沉积底电极接触和磁性隧道结多层膜，并在存储区域制作磁性隧道结记忆单元阵列；在逻辑区域的所述底电极通孔上制作逻辑区域底电极接触和假磁性隧道结单元；步骤3：制作逻辑区域顶电极通孔，并使所述逻辑区域顶电极通孔的尺寸大于所述假磁性隧道结单元的尺寸；步骤4：制作存储区域顶电极通孔，然后在所述逻辑区域顶电极通孔和所述存储区域顶电极通孔中填充顶电极通孔金属；步骤5：制作连接所述逻辑区域与所述存储区域的金属连线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711011769.3/，转载请声明来源钻瓜专利网。
