[发明专利]半导体装置及其工作方法在审
| 申请号： | 201711025955.2 | 申请日： | 2017-10-27 |
| 公开（公告）号： | CN108109657A | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 梅泽裕介 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/24 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘英华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种抑制存储单元的尺寸的偏差的影响并使工作稳定性提高的半导体装置及其工作方法。实施方式的半导体装置包含第1存储单元、第2存储单元、第1字线、第1位线、以及第2位线。第1字线与第1存储单元的第1栅电极以及第2存储单元的第2栅电极连接。第1位线与第1存储单元的沟道的一端电连接。第2位线与第2存储单元的沟道的一端电连接。将第1存储单元以及第2存储单元的数据删除后，使第1栅电极与第1存储单元的沟道之间的第1电压，不同于第2栅电极与第2存储单元的沟道之间的第2电压，使第1存储单元以及第2存储单元的阈值电压偏移。 | ||
| 搜索关键词： | 存储单元 栅电极 沟道 位线 半导体装置 电连接 字线 阈值电压偏移 工作稳定性 方法实施 数据删除 | ||
【主权项】：
1.一种半导体装置，具备：第1存储单元；第2存储单元；第1字线，与上述第1存储单元的第1栅电极以及上述第2存储单元的第2栅电极连接；第1位线，与上述第1存储单元的沟道的一端电连接；第2位线，与上述第2存储单元的沟道的一端电连接；源极线，与上述第1存储单元以及上述第2存储单元的沟道的各自的另一端电连接；行控制电路，向上述第1字线供给电压；以及列控制电路，向上述第1位线、上述第2位线、及上述源极线供给电压，在将上述第1存储单元以及上述第2存储单元的数据删除后，使上述第1栅电极与上述第1存储单元的沟道之间的第1电压，不同于上述第2栅电极与上述第2存储单元的沟道之间的第2电压，并且使上述第1存储单元以及上述第2存储单元的阈值电压偏移。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711025955.2/，转载请声明来源钻瓜专利网。
- 上一篇：闪存阵列的制作方法及闪存阵列
- 下一篇：存储电路及操作存储电路的方法
