[发明专利]一种存储阵列块及半导体存储器在审
| 申请号： | 201711033349.5 | 申请日： | 2017-10-30 |
| 公开（公告）号： | CN107622779A | 公开（公告）日： | 2018-01-23 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 睿力集成电路有限公司 |
| 主分类号： | G11C7/18 | 分类号： | G11C7/18;G11C7/12;G11C8/14;G11C8/08 |
| 代理公司： | 北京市铸成律师事务所11313 | 代理人： | 张臻贤,武晨燕 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种存储阵列块，包括阵列分布的多个存储阵列部，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载；多个行向负载，分别与多个存储阵列部连接；多条列信号线，与沿直线纵向分布的多个所述阵列负载连接；行信号线，分别与所述多个行向负载连接；第一信号线驱动单元，分别与所述多条列信号线和行信号线连接；第二信号线驱动单元，分别与所述行信号线和/或所述多条列信号线的连接。本发明通过两端同时驱动，可以减小单个驱动单元的尺寸。另外，还可以加快长/重负载信号线的响应，用以抵消长线的时间延迟影响，从而实现长/重负载信号的快速控制和时序优化。 | ||
| 搜索关键词： | 一种 存储 阵列 半导体 存储器 | ||
【主权项】：
一种存储阵列块(200)，其特征在于，包括：阵列分布的多个存储阵列部(210)，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载(220)；多个行向负载(230)，分别与多个存储阵列部连接；多条列信号线(240)，与沿直线纵向分布的多个所述阵列负载连接；行信号线(250)，分别与所述多个行向负载连接；第一信号线驱动单元(260)，分别与所述多条列信号线和所述行信号线连接，用于对所述列信号线连接的阵列负载和所述行信号线连接的行向负载进行驱动；及，第二信号线驱动单元(270)，与由所述行信号线和所述多条列信号线所构成群组的其中一个或两者连接，用于对由所述列信号线连接的负载和所述行信号线连接的行向负载所构成群组的其中一个或两者进行驱动。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司，未经睿力集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711033349.5/，转载请声明来源钻瓜专利网。
