[发明专利]存储结构的形成方法、存储结构中通孔的形成方法有效
申请号: | 201711043643.4 | 申请日: | 2017-10-31 |
公开(公告)号: | CN107799414B | 公开(公告)日: | 2019-01-29 |
发明(设计)人: | 华子强;徐强;夏志良 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L27/11524 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 430074 湖北省武汉市东湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例公开了一种存储结构的形成方法以及一种存储结构中通孔的形成方法,该方法包括通过将第一掩膜版划分成第一区域和第二区域,第一区域对应的堆叠单元的深度小于第二区域对应的堆叠单元的深度,并将第一区域中刻蚀孔的直径设置为小于第二区域中刻蚀孔的直径,来使得在后续以第一掩膜版为掩膜刻蚀时,第一区域的刻蚀速度小于第二区域的刻蚀速度,缓解位于不同层的多晶硅层对应的通孔的深度不同,而导致在利用现有技术中的方法同时形成各多晶硅层的通孔时,存在部分区域过刻蚀,部分区域刻蚀不足的现象,提高所述堆叠结构中各多晶硅层对应的接触电阻的均匀度,提高所述3D NAND存储器结构的性能。 | ||
搜索关键词: | 存储 结构 形成 方法 中通孔 | ||
【主权项】:
1.一种存储器结构中通孔的形成方法,其特征在于,所述存储器结构的堆叠结构包括由层叠的多个堆叠单元组成的堆叠阵列以及覆盖所述堆叠阵列的覆盖层,所述多个堆叠单元在所述堆叠结构的至少一侧形成阶梯结构,该形成方法包括:在所述覆盖层表面放置第一掩膜版,所述第一掩膜版包括第一区域和第二区域,所述第一区域对应的所述堆叠单元的深度小于所述第二区域对应的堆叠单元的深度,所述第一区域中刻蚀孔的直径小于所述第二区域中刻蚀孔的直径,使得在后续以所述第一掩膜版为掩膜刻蚀时,所述第一区域的刻蚀速度小于所述第二区域的刻蚀速度;以所述第一掩膜版为掩膜,对所述覆盖层进行干法刻蚀,在所述覆盖层中形成与所述堆叠单元一一对应的通孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711043643.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造