[发明专利]掩模优化方法及集成电路系统有效
| 申请号： | 201711047024.2 | 申请日： | 2017-10-31 |
| 公开（公告）号： | CN108205600B | 公开（公告）日： | 2023-06-20 |
| 发明（设计）人： | 王宏钧;刘楫平;张凤如;张景旭;刘文豪;叶佳峰;池明辉;蔡振坤;简玮成;黄文俊;唐于博 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 李昕巍;章侃铱 |
| 地址： | 中国台*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路设计布局。 | ||
| 搜索关键词： | 优化 方法 集成电路 系统 | ||
【主权项】：
1.一种掩模优化方法，包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路布局。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711047024.2/，转载请声明来源钻瓜专利网。
