[发明专利]字线译码电路、SRAM以及形成方法有效
| 申请号： | 201711061899.8 | 申请日： | 2017-11-02 |
| 公开（公告）号： | CN109754834B | 公开（公告）日： | 2021-02-09 |
| 发明（设计）人： | 方伟;史增博 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | G11C11/418 | 分类号： | G11C11/418;G11C8/10 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 李浩 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种字线译码电路、SRAM以及形成方法，涉及半导体技术领域。该字线译码电路包括：与非门单元、第一反相器和电容器；所述电容器包括：第一端和第二端，其中，所述电容器的第一端与所述与非门单元的输出端相连，所述电容器的第二端与所述第一反相器的输出端相连。本发明中，通过在与非门单元的输出端和第一反相器的输出端之间设置电容器，利用电容耦合而起到促进作用，使得第一反相器输出的时钟控制信号的反相信号在由高电平下降到低电平过程中，能够促进与非门单元的与非输出结果信号迅速下降，从而提高SRAM的存取速率。 | ||
| 搜索关键词： | 译码 电路 sram 以及 形成 方法 | ||
【主权项】：
1.一种字线译码电路，其特征在于，包括：与非门单元、第一反相器和电容器；所述电容器包括：第一端和第二端，其中，所述电容器的第一端与所述与非门单元的输出端相连，所述电容器的第二端与所述第一反相器的输出端相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711061899.8/，转载请声明来源钻瓜专利网。
- 上一篇：被配置为响应于内部命令存储和输出地址的存储器器件
- 下一篇：存储装置
