[发明专利]半导体结构和方法有效
| 申请号： | 201711083383.3 | 申请日： | 2017-11-07 |
| 公开（公告）号： | CN108305869B | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 黄伟立;陈季丞;黄宏麟;周建志;古进誉;陈承先 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64 |
| 代理公司： | 11409 北京德恒律治知识产权代理有限公司 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供了一种制造半导体器件的方法和半导体器件，其中，在半导体衬底上方形成具有钴‑锆‑钽的多个层，图案化多个层，并且在CZT材料上方沉积多个介电层和导电材料。另一CZT材料层包封导电材料。本发明实施例涉及半导体结构和方法。 | ||
| 搜索关键词： | 半导体结构 半导体器件 导电材料 材料层 介电层 图案化 包封 衬底 沉积 半导体 制造 | ||
【主权项】：
1.一种制造半导体器件的方法，所述方法包括：/n在半导体衬底上方形成第一钴-锆-钽(CZT)层和第二钴-锆-钽层，其中，所述第一钴-锆-钽层包括：第一金属层、第一钴-锆-钽材料和第一氧化钴-锆-钽(OCZT)材料，所述第二钴-锆-钽层包括第二金属层、第二钴-锆-钽材料和第二氧化钴-锆-钽(OCZT)材料；/n在所述第二钴-锆-钽层上方施加掩模；/n湿蚀刻所述第二钴-锆-钽层以暴露所述第一钴-锆-钽层的部分；/n处理所述第一钴-锆-钽层的暴露的部分；/n在所述第二钴-锆-钽层上方形成第一介电材料；/n在所述第一介电材料上方形成第一电感线圈；/n在所述第一电感线圈上方形成第二介电材料；以及/n形成穿过所述第二介电材料并且与所述第二钴-锆-钽层接触的第三钴-锆-钽层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711083383.3/，转载请声明来源钻瓜专利网。
