[发明专利]一种PLL的分频调节方法

摘要

本发明提供了一种PLL的分频调节方法，应用于嵌入式系统中，其中，根据锁相环的默认分频值获取对应的多个分频频点；处理器频率调节器于一预定采样周期内获取处理器的负载状态，并根据负载状态获得一处理器的目标频点；根据目标频在频点之间的位置，确定需要增加的虚拟频点的频率范围；于频率范围之内计算获得多个虚拟频点对应的等效频率；判断目标频点的频率是否与虚拟频点对应的等效频率相等；若否，处理器频率调节器切换至对应的分频频点；调整锁相环的分频值，使锁相环输出与虚拟频点对应的时钟源信号至处理器。克服了现有技术中锁相环被固定之后，可用频点不足且各频点对应的频率存在的差异较大的问题。

主权项

一种PLL的分频调节方法，应用于嵌入式系统中，其特征在于，提供一锁相环、处理器以及处理器频率调节器；步骤S1、根据所述锁相环的默认分频值获取对应的多个分频频点；步骤S2、所述处理器频率调节器于一预定采样周期内获取所述处理器的负载状态，并根据所述负载状态获得一所述处理器的目标频点；步骤S3、根据所述目标频在所述频点之间的位置，确定需要增加的虚拟频点的频率范围；步骤S4、于所述频率范围之内计算获得多个虚拟频点对应的等效频率；步骤S5、判断所述目标频点的频率是否与所述虚拟频点对应的等效频率相等；若否，所述处理器频率调节器切换至对应的所述分频频点；步骤S6、调整所述锁相环的分频值，使所述锁相环输出与所述虚拟频点对应的时钟源信号至所述处理器。