[发明专利]用于高速双极工艺的深槽与PN结混合隔离结构的制造方法有效
| 申请号： | 201711124872.9 | 申请日： | 2017-11-14 |
| 公开（公告）号： | CN107731734B | 公开（公告）日： | 2020-03-31 |
| 发明（设计）人： | 张培健;陈文锁;易前宁;梁柳洪;冉明 | 申请（专利权）人： | 中国电子科技集团公司第二十四研究所 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 尹丽云 |
| 地址： | 400060 *** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于双极工艺的深槽与PN结混合隔离结构的制造方法，包括：在基底硅片上设置掩膜；在所述掩膜上设置贯穿掩膜的蚀刻窗口，并通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽；注入与体硅掺杂类型相反的杂质形成槽底隔离PN结；剥离所述掩膜，并在体硅表面以及深槽内部制备ONO复合薄膜；淀积多晶硅将所述深槽填满；去除所述深槽外ONO薄膜顶层的氧化硅，利用剩余的氮化硅‑氧化硅结构形成有源区；本发明中深槽内壁的ONO结构巧妙的平衡了槽内应力，同时氮化硅/氧化层结构在后续工艺中充当了有源区氧化的掩蔽层，避免了在有源区制作时额外的掩蔽层制作工艺步骤，有效减小了工艺的制作成本，并提升了隔离效果。 | ||
| 搜索关键词： | 用于 高速 工艺 pn 混合 隔离 结构 制造 方法 | ||
【主权项】：
一种用于高速双极工艺的深槽与PN结混合隔离结构的制造方法，其特征在于，包括：在基底硅片上设置掩膜；在所述掩膜上设置贯穿掩膜的蚀刻窗口，并通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽；注入与体硅掺杂类型相反的杂质形成槽底隔离PN结；剥离所述掩膜，并在体硅表面以及深槽内部制备ONO复合薄膜；淀积多晶硅将所述深槽填满；去除所述深槽外ONO薄膜顶层的氧化硅，利用剩余的氮化硅‑氧化硅结构形成有源区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所，未经中国电子科技集团公司第二十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711124872.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
