[发明专利]FPGA芯片中DSP模块的功能测试方法及装置有效

专利信息
申请号: 201711130799.6 申请日: 2017-11-15
公开(公告)号: CN107942240B 公开(公告)日: 2020-03-31
发明(设计)人: 蒯金;周忠斌 申请(专利权)人: 深圳市紫光同创电子有限公司
主分类号: G01R31/317 分类号: G01R31/317;G01R31/3181
代理公司: 深圳市精英专利事务所 44242 代理人: 刘贻盛
地址: 518000 广东省深圳市南山区*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种FPGA芯片中DSP模块的功能测试方法及功能测试装置,属于FPGA芯片技术领域。该功能测试方法包括以下步骤:对FPGA芯片内部的每一DSP模块进行相同功能配置,并通过FPGA芯片内部的MEM模块读取输入激励到每一DSP模块中;将每一DSP模块的输出结果分别与MEM模块存储的期望输出结果进行异或比较,得到每一DSP模块的多组多位异或结果;对每一DSP模块的多组多位异或结果依次进行反馈式或运算,以依次将前一组或运算结果反馈回来跟后一组进行或运算,使得多组多位异或结果最终减至成一位输出,以获得每一DSP模块的测试结果。本发明可最大限度降低对测试条件的要求,只需要借助FPGA芯片中的MEM模块,便可完成FPGA芯片中所有DSP模块的功能测试。
搜索关键词: fpga 芯片 dsp 模块 功能 测试 方法 装置
【主权项】:
一种FPGA芯片中DSP模块的功能测试方法,其特征在于,所述功能测试方法包括以下步骤:对FPGA芯片内部的每一DSP模块进行相同功能配置,并通过所述FPGA芯片内部的MEM模块读取输入激励到每一所述DSP模块中;将每一所述DSP模块的输出结果分别与所述MEM模块存储的期望输出结果进行异或比较,得到每一所述DSP模块的多组多位异或结果;对每一所述DSP模块的多组多位异或结果依次进行反馈式或运算,以依次将前一组或运算结果反馈回来跟后一组进行或运算,使得所述多组多位异或结果最终减至成一位输出,以获得每一所述DSP模块的测试结果。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司,未经深圳市紫光同创电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711130799.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code