[发明专利]半导体模块、半导体装置及电力装置

摘要

本发明目的是提供与缓冲电路模块高效地电连接，有效地抑制浪涌电压的半导体模块。在半导体模块(100)处，在与缓冲电路连接用开口部(7)连通的内部(7a)，能够装卸至少1个缓冲电路模块(200)，向电路图案接合有用于与至少1个缓冲电路模块(200)电连接的多个缓冲电路用电极，多个缓冲电路用电极配置于缓冲电路连接用开口部(7)的内部(7a)，在缓冲电路模块(200)已安装于缓冲电路连接用开口部(7)的内部(7a)的状态下，缓冲电路模块(200)没有相对于外廓部件(6)的外表面探出，多个缓冲电路用电极各自与缓冲电路模块(200)侧的各个电极进行面接触，缓冲电路连接用开口部(7)及内部(7a)与至少1个半导体元件在俯视观察时不重叠。

主权项

1.一种半导体模块，其具有：至少1个半导体元件；电路图案，其配置于基板之上，与所述至少1个半导体元件的主电极接合；外廓部件，其至少将所述至少1个半导体元件及所述基板的所述电路图案侧的面包在内侧；以及缓冲电路连接用开口部，其设置于所述外廓部件的外表面，在与所述缓冲电路连接用开口部连通的内部，能够装卸至少1个缓冲电路模块，向所述电路图案接合有用于与所述至少1个缓冲电路模块电连接的多个缓冲电路用电极，所述多个缓冲电路用电极配置于所述缓冲电路连接用开口部的所述内部，在所述缓冲电路模块已安装于所述缓冲电路连接用开口部的所述内部的状态下，所述缓冲电路模块没有相对于所述外廓部件的外表面探出，所述多个缓冲电路用电极各自与所述缓冲电路模块侧的各个电极进行面接触，所述缓冲电路连接用开口部及所述内部与所述至少1个半导体元件在俯视观察时不重叠。