[发明专利]一种实现零残桩的PCB制作方法及PCB在审

专利信息
申请号: 201711167533.9 申请日: 2017-11-21
公开(公告)号: CN107960019A 公开(公告)日: 2018-04-24
发明(设计)人: 焦其正;纪成光;王小平;王洪府 申请(专利权)人: 生益电子股份有限公司
主分类号: H05K3/46 分类号: H05K3/46;H05K3/42
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 张春水,唐京桥
地址: 523127 广东省东莞*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及PCB技术领域,公开了一种实现零残桩的PCB制作方法及PCB,所述方法包括将N张芯板叠放,同时在其中的第K层芯板与第K+1层芯板之间叠放一电气隔离层;N和K均为整数,且N≥3,2≤K<N;将叠放的N张芯板和电气隔离层压合形成多层板;在多层板上开设通孔,该通孔沿其轴向包括贯通第一层芯板至第K层芯板的第一孔段、贯通电气隔离层的第二孔段和贯通第K+1层芯板至第N层芯板的第三孔段;对通孔沉铜电镀,使得第一孔段和第三孔段内壁形成铜层,第二孔段内壁不可形成铜层;去除第三孔段内壁的铜层。本发明实施例在实现部分层芯板之间的电气导通的同时,还可完全去除无效孔铜,实现零stub。
搜索关键词: 一种 实现 零残桩 pcb 制作方法
【主权项】:
一种实现零残桩的PCB制作方法,其特征在于,所述PCB制作方法包括:将N张芯板按照预设顺序依次叠放,同时在其中的第K层芯板与第K+1层芯板之间叠放一用于实现相邻两层芯板电气隔离的电气隔离层;所述N和K均为整数,且N≥3,2≤K<N;将叠放的所述N张芯板和电气隔离层压合形成多层板;在所述多层板上开设通孔,所述通孔沿其轴向包括贯通第一层芯板至第K层芯板的第一孔段、贯通电气隔离层的第二孔段和贯通第K+1层芯板至第N层芯板的第三孔段;对所述通孔沉铜电镀,使得所述第一孔段和第三孔段内壁形成铜层,第二孔段内壁不可形成铜层;去除所述第三孔段内壁的铜层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于生益电子股份有限公司,未经生益电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711167533.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top