[发明专利]半导体存储器件、标志生成电路以及输出半导体器件中的数据的方法有效
| 申请号： | 201711173003.5 | 申请日： | 2017-11-22 |
| 公开（公告）号： | CN108630255B | 公开（公告）日： | 2022-02-18 |
| 发明（设计）人： | 李釉钟 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C7/12 | 分类号： | G11C7/12;G11C7/18 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 李琳;王建国 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器件可以包括：存储器电路，其包括耦接在多个字线和多个位线之间的多个存储器单元，并且被配置为经由全局输入/输出线从耦接至每个位线的存储器单元输出数据；标志生成电路，其被配置为生成关于位线接收的标志信号，所述标志信号可以基于在读取操作中可以经由全局输入/输出线提供的、用于每个位线的存储器单元中的数据之中具有特定逻辑电平的数据的数目，而包括复制数据标志信号和数据总线反相标志信号之中的至少一个；以及输出电路，其被配置为基于复制数据标志信号和数据总线反相标志信号之中的至少一个来输出数据。 | ||
| 搜索关键词： | 半导体 存储 器件 标志 生成 电路 以及 输出 半导体器件 中的 数据 方法 | ||
【主权项】：
1.一种半导体存储器件，其包括：存储器电路，其包括耦接在多个字线和多个位线之间的多个存储器单元，存储器电路被配置为经由全局输入和输出(输入/输出)线输出来自耦接至位线的存储器单元的数据；标志生成电路，其被配置为基于在读取操作中经由全局输入/输出线提供的、用于每个位线的存储器单元中的数据之中具有特定逻辑电平的数据的数目来生成标志信号，标志信号包括复制数据标志信号和数据总线反相标志信号之中的至少一个；以及输出电路，其被配置为基于复制数据标志信号和数据总线反相标志信号之中的至少一个来输出经由全局输入/输出线提供的、存储器单元中的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711173003.5/，转载请声明来源钻瓜专利网。
- 上一篇：提供降低的数据线负载的非易失性存储设备
- 下一篇：一种录音设备及其控制方法
