[发明专利]一种用于尺寸缩减NORFlash单元工艺集成方法

摘要

本发明提出一种用于尺寸缩减NORFlash单元工艺集成方法，包括下列步骤：在半导体衬底上形成浅沟槽隔离结构，在沟槽中沉积氧化硅隔离层，并在上述结构上沉积衬垫氧化硅层；刻蚀去除部分衬垫氧化硅层，同时刻蚀去除部分浅沟槽隔离区的氧化硅隔离层；在上述结构上沉积氮化硅层，并对所述氮化硅层进行刻蚀，形成侧壁氮化硅层；刻蚀去除剩余的衬垫氧化硅层，之后刻蚀去除所述侧壁氮化硅层；在上述结构上沉积隧穿氧化硅层和浮栅极多晶硅层并进行化学机械研磨处理；刻蚀去除部分浅沟槽隔离区的氧化硅隔离层，并在上述结构上形成ONO层；在上述结构上形成控制栅极多晶硅层。本发明能够减少相邻浮栅极之间的耦合，从而降低单元的互扰。

主权项

一种用于尺寸缩减NORFlash单元工艺集成方法，其特征在于，包括下列步骤：步骤一：在半导体衬底上形成浅沟槽隔离结构，在沟槽中沉积氧化硅隔离层，并在上述结构上沉积衬垫氧化硅层；步骤二：刻蚀去除部分衬垫氧化硅层，同时刻蚀去除部分浅沟槽隔离区的氧化硅隔离层；步骤三：在上述结构上沉积氮化硅层，并对所述氮化硅层进行刻蚀，形成侧壁氮化硅层；步骤四：刻蚀去除剩余的衬垫氧化硅层，之后刻蚀去除所述侧壁氮化硅层；步骤五：在上述结构上沉积隧穿氧化硅层和浮栅极多晶硅层并进行化学机械研磨处理；步骤六：刻蚀去除部分浅沟槽隔离区的氧化硅隔离层，并在上述结构上形成ONO层；步骤七：在上述结构上形成控制栅极多晶硅层。