[发明专利]处理器及操作处理器的方法有效
| 申请号： | 201711217968.X | 申请日： | 2017-11-13 |
| 公开（公告）号： | CN107992331B | 公开（公告）日： | 2020-10-23 |
| 发明（设计）人： | 布兰特·比恩 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F12/0877 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇 |
| 地址： | 201203 上海市浦东新区上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种处理器及操作处理器的方法。用于操作处理器的方法包括：进行从指令高速缓存阵列和行缓冲器阵列开始的连续读取周期，其包括提供多个循序存储器地址；检测行缓冲器阵列中的读取命中；以及在进行连续读取周期期间进行零时钟提交。零时钟提交包括：将指令高速缓存阵列从读取周期切换到写入周期并持续一个周期；选择行缓冲器，并提供所选择的行缓冲器中所存储的高速缓存行以存储到指令高速缓存阵列中存储在所选择的行缓冲器中的地址处；以及在零时钟提交期间使提供至指令高速缓存阵列的循序存储器地址旁路。如果被旁路的地址未命中行缓冲器阵列，则可以以轻微罚时重新执行被旁路的地址，其中零时钟提交节省的时间超过该罚时。 | ||
| 搜索关键词： | 处理器 操作 方法 | ||
【主权项】：
一种操作处理器的方法，包括：从指令高速缓存阵列和行缓冲器阵列进行连续读取周期，其包括提供多个循序存储器地址，其中所述指令高速缓存阵列用于存储从外部存储器取得的高速缓存行，并且所述行缓冲器阵列用于针对所述指令高速缓存阵列缓冲所述高速缓存行；在进行连续读取周期期间，检测所述行缓冲器阵列中的读取命中；以及响应于在进行连续读取周期期间检测到所述行缓冲器阵列中的读取命中，进行零时钟提交，其包括：将所述指令高速缓存阵列从读取周期切换到写入周期并持续一个周期；选择所述行缓冲器阵列的行缓冲器，并且提供所选择的行缓冲器中所存储的高速缓存行以存储到所述指令高速缓存阵列中存储在所选择的行缓冲器中的地址处；以及在所述零时钟提交期间使提供至所述指令高速缓存阵列的循序存储器地址旁路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711217968.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种定时水取样检测设备
- 下一篇：一种裂隙膨胀土边坡降雨模拟实验装置
