[发明专利]半导体器件及其制造方法有效
| 申请号： | 201711271274.4 | 申请日： | 2017-12-05 |
| 公开（公告）号： | CN108269850B | 公开（公告）日： | 2021-05-25 |
| 发明（设计）人： | 李昆穆;陈两仪;萧文助 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/06 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件包括在半导体器件的沟道区域上方形成的栅极结构、与沟道区域相邻的源极/漏极区域、以及源极/漏极区域上方的导电接触层。源极/漏极区域包括具有第一材料组成的第一外延层和在第一外延层上方形成的第二外延层。第二外延层具有不同于第一材料组成的第二材料组成。导电接触层与第一外延层和第二外延层接触。导电接触层的底部位于第一外延层的最上部下方。本发明实施例涉及一种半导体器件及其制造方法。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种制造包括FinFET的半导体器件的方法，所述方法包括：在FinFET的鳍结构的源极/漏极区域处形成第一外延层；在所述第一外延层上方形成第二外延层，所述第二外延层的材料组成不同于所述第一外延层的材料组成；在所述第一外延层和所述第二外延层上方形成层间介电(ILD)层；通过蚀刻所述层间介电层的部分和所述第二外延层的部分来形成接触开口，其中，所述第一外延层从所述接触开口的底部突出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711271274.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有沟道区的半导体器件
- 下一篇：高压半导体装置
- 同类专利
- 专利分类
