[发明专利]一种基于FPGA的雷达数字脉冲压缩去直流方法

摘要

本发明提出一种基于FPGA的雷达数字脉冲压缩去直流方法，在输入序列sig时，同步的输入长度与输入序列相同的全1序列Ones；同时对输入序列和全1序列作FFT运算；同时对输入序列进行累加求均值的操作；输入序列的求均值结果与全1序列FFT的结果相乘后与输入序列sig的FFT结果相减，即可得到去除直流分量的结果。本发明只需要1bit输入，占用存储器很少；不会引入额外延迟，占用硬件资源较少，能够有效地保证运算效率；通过合理选择实现方法，使得脉冲压缩的计算速度以及硬件资源占用等性能指标达到最优，可广泛应用于现代雷达信号处理中。

主权项

1.一种基于FPGA的雷达数字脉冲压缩去直流方法，其特征在于，包括以下步骤：步骤S1、确定输入信号sig的序列长度n，产生与输入信号序列长度相等，全部为1的序列的ones信号；步骤S2、确定FFT的点数N，将输入序列sig和序列ones调整为序列长度为N的整体输入信号SIG信号和ONES信号；步骤S3、同时并且同步对整体输入信号SIG信号和ONES信号作FFT运算得到信号SIGFFT和ONESFFT；在作FFT运算的同时，同步对输入序列sig进行累加求均值的操作后存储；步骤S4、将步骤S3中的求均值结果与ONES序列作FFT的结果ONESFFT延时同步后相乘，得到输入序列sig直流分量的频域结果；步骤S5、将所述输入序列sig直流分量的频域结果与输入序列sig的FFT结果SIGFFT延时同步后相减，即可得到去除直流分量的雷达频域信号。