[发明专利]集成电路半定制后端设计时序预算方法有效
| 申请号： | 201711326398.8 | 申请日： | 2017-12-13 |
| 公开（公告）号： | CN108038312B | 公开（公告）日： | 2021-08-03 |
| 发明（设计）人： | 徐靖 | 申请（专利权）人： | 嘉兴倚韦电子科技有限公司 |
| 主分类号： | G06F30/3312 | 分类号： | G06F30/3312 |
| 代理公司： | 嘉兴启帆专利代理事务所(普通合伙) 33253 | 代理人： | 李伊飏 |
| 地址： | 314000 浙江省嘉兴市平湖市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种集成电路半定制后端设计时序预算方法。步骤S1：后端设计工具获取用于时序预算优化的设计数据，上述设计数据包括初始设计数据和/或最近一次迭代设计数据。步骤S2：根据上述设计数据进行顶层简化布局，并且输出第一输出数据。步骤S3：根据上述第一输出数据进行时序预算计算，并且输出第二输出数据。步骤S4：根据上述第二输出数据进行时序预算优化，并且输出第三输出数据。本发明公开的集成电路半定制后端设计时序预算方法，提高时序预算的设计质量，进而提高半定制后端设计环节的设计效率，缩短集成芯片设计周期。 | ||
| 搜索关键词： | 集成电路 定制 后端 设计 时序 预算 方法 | ||
【主权项】：
1.一种集成电路半定制后端设计时序预算方法，其特征在于，包括以下步骤：步骤S1：后端设计工具获取用于时序预算优化的设计数据，上述设计数据包括初始设计数据和/或最近一次迭代设计数据；步骤S2：根据上述设计数据进行顶层简化布局，并且输出第一输出数据；步骤S3：根据上述第一输出数据进行时序预算计算，并且输出第二输出数据；步骤S4：根据上述第二输出数据进行时序预算优化，并且输出第三输出数据；步骤S5：判断上述第三输出数据是否符合预设的设计标准，如果符合则输出时序预算设计数据，否则将上述时序预算设计数据作为最近一次迭代设计数据反送至步骤S1，同时执行步骤S1。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于嘉兴倚韦电子科技有限公司，未经嘉兴倚韦电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711326398.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种平移板限制的线束连接器
- 下一篇：安全防护式滚槽机
