[发明专利]集成电路转接板及其制备方法在审
| 申请号： | 201711351066.5 | 申请日： | 2017-12-15 |
| 公开（公告）号： | CN108321145A | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 李妤晨 | 申请（专利权）人： | 西安科技大学 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60;H01L21/48;H01L23/538 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 李斌 |
| 地址： | 710054 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种集成电路转接板及其制备方法，该制备方法包括：选取硅基衬底；在硅基衬底上制作TSV孔、隔离沟槽及器件沟槽，其中，隔离沟槽位于TSV孔与器件沟槽之间；利用二氧化硅材料填充隔离沟槽；利用多晶硅材料填充TSV孔，并引入掺杂气体对多晶硅材料进行原位掺杂；在器件沟槽中制作二极管；在多晶硅材料上表面及二极管的阳极表面制作金属互连线以使多晶硅材料与二极管相连接；去除硅基衬底底部部分材料，使硅基衬底底部露出TSV孔与隔离沟槽；在多晶硅材料与N型区域底部制作铜凸点。本发明提供的集成电路转接板，通过在TSV转接板上加工ESD防护二极管，增强了层叠封装芯片的抗静电能力。 | ||
| 搜索关键词： | 多晶硅材料 二极管 硅基衬 隔离沟槽 器件沟槽 转接板 制备 集成电路 制作 二氧化硅材料 填充隔离沟槽 金属互连线 抗静电能力 层叠封装 掺杂气体 阳极表面 原位掺杂 上表面 凸点 去除 填充 芯片 引入 加工 | ||
【主权项】：
1.一种集成电路转接板的制备方法，其特征在于，包括：(a)选取硅基衬底；(b)在所述硅基衬底上制作TSV孔、隔离沟槽及器件沟槽，其中，所述隔离沟槽位于所述TSV孔与所述器件沟槽之间；(c)利用二氧化硅材料填充所述隔离沟槽；(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；(e)在所述器件沟槽中制作二极管；(f)在所述多晶硅材料上表面及所述二极管的阳极表面制作金属互连线以使所述多晶硅材料与所述二极管相连接；(g)去除所述硅基衬底底部部分材料，使所述硅基衬底底部露出所述TSV孔与所述隔离沟槽；(h)在所述多晶硅材料与所述N型区域底部制作凸点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安科技大学，未经西安科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711351066.5/，转载请声明来源钻瓜专利网。
