[发明专利]自举采样开关电路、采样保持电路及时间交织型ADC

摘要

本发明公开了一种自举采样开关电路、采样保持电路及时间交织型ADC，自举采样开关电路包括电荷泵、第一电容、第一NMOS管、第一PMOS管、第一时钟输入端、选通输入端、时钟输出端、占空比调整电路、同步电路、第二NMOS管和第三NMOS管；选通输入端用于接入时间交织型ADC的子ADC通道的采样选择信号，第一时钟输入端用于接入系统时钟，时钟输出端用于输出采样时钟信号，采样时钟信号用于控制子ADC的采样保持电路的采样开关。本发明利用时间交织型ADC的系统时钟和数字平台生成的子ADC通道的采样选择信号做组合逻辑来产生采样时钟信号，大大降低了抖动，简化了额外的时钟电路从而提升了通道间的时序匹配。

主权项

一种自举采样开关电路，用于时间交织型ADC，所述自举采样开关电路包括电荷泵、第一电容、第一NMOS管和第一PMOS管，其特征在于，所述自举采样开关电路还包括第一时钟输入端、选通输入端、时钟输出端、占空比调整电路、同步电路、第二NMOS管和第三NMOS管；所述选通输入端用于接入所述时间交织型ADC的子ADC的采样选择信号，所述第一时钟输入端用于接入所述时间交织型ADC的系统时钟，所述时钟输出端用于输出采样时钟信号，所述采样时钟信号用于控制所述子ADC的采样保持电路的采样开关；所述占空比调整电路包括第一输入端和第一输出端，所述第一输入端与所述第一时钟输入端电连接，所述占空比调整电路用于将所述第一输入端输入的信号的占空比调大后输出至所述第一输出端；所述第一输出端输出的信号与所述第一输入端接入的信号的周期相同，所述第一输出端输出的信号的下降沿与所述第一输入端接入的信号的上升沿一致；所述同步电路包括数据输入端、第二时钟输入端和数据输出端，所述数据输入端与所述选通输入端电连接，所述第二时钟输入端与所述第一时钟输入端电连接；所述数据输出端与所述电荷泵的输入端以及所述第二NMOS管的栅极电连接；所述同步电路用于采用所述第二时钟输入端输入的信号对所述数据输入端输入的信号进行同步触发，并将同步触发后的信号输出至所述数据输出端；所述电荷泵的输出端与所述第一NMOS管的栅极电连接；所述第一电容的一端、所述第二NMOS管的源极与所述数据输出端电连接；所述第一PMOS管的漏极、所述第三NMOS管的漏极及所述第二NMOS管的漏极与所述时钟输出端电连接；所述数据输出端输出的信号取反后接至所述第三NMOS管的栅极，所述第三NMOS管的源极接地。