[发明专利]低等待时间先进先出（FIFO）缓存

摘要

本申请涉及低等待时间先进先出(FIFO)缓存，具体地，提供了用于先进先出缓存的系统和方法。缓存包括配置用于存储从缓存输入接收的数据的第一子缓存，以及第二子缓存。所述第二子缓存被配置用于存储从所述缓存输入或第一子缓存接收的数据，并且以与在所述缓存输入处接收数据相同的顺序，将数据输出到缓存输出。缓存控制逻辑被配置用于选择性地从所述缓存输入或第一子缓存将数据路由到所述第二子缓存，使得在所述缓存输入处接收的数据可以按先进先出方式从所述第二子缓存输出。

主权项

一种用于路由数据的缓存，包括：缓存输入；缓存输出；第一子缓存，被配置用于存储从所述缓存输入接收的数据；第二子缓存，被配置用于存储从所述缓存输入或所述第一子缓存接收的数据，并且以与在所述缓存输入处接收数据相同的顺序将数据输出到所述缓存输出，所述第二子缓存具有一个存储位置的容量，其中所述第二子缓存的等待时间小于所述第一子缓存的等待时间；公共计数器，被配置用于指示所述第一子缓存是否为空、以及所述第二子缓存是否为满，其中所述公共计数器指示所述第一子缓存和所述第二子缓存的总缓存大小，当数据在所述缓存输入处被接收时所述公共计数器递增，并且其中当数据从所述缓存输出被输出时所述公共计数器递减；其中缓存控制逻辑被配置用于当所述公共计数器指示所述第一子缓存为空时，通过旁路所述第一子缓存而从所述缓存输入向所述第二子缓存路由数据；其中所述缓存控制逻辑还被配置用于当所述公共计数器指示所述第二子缓存为满或者当所述第一子缓存不为空时，从所述缓存输入向所述第一子缓存路由数据，其中所述缓存控制逻辑还被配置用于当公共计数器指示所述第二子缓存不为满时，从所述第一子缓存向所述第二子缓存路由数据；其中所述缓存控制逻辑还被配置用于当由所述缓存控制逻辑接收数据请求时，从所述第二子缓存向所述缓存输出路由数据；以及其中所述第一子缓存包括输出比接收到数据请求之后一个周期多的数据的先进先出(FIFO)队列，并且其中所述第二子缓存被配置用于在接收到数据请求之后一个时钟周期内将数据输出到所述缓存输出。