[发明专利]紧凑的占空比校正装置及通信系统有效
申请号: | 201711381046.2 | 申请日: | 2017-12-20 |
公开(公告)号: | CN108242922B | 公开(公告)日: | 2021-03-02 |
发明(设计)人: | 西蒙·福雷;拉贾塞卡·那古拉帕里;帕尔曼南德·米什拉 | 申请(专利权)人: | 颖飞公司 |
主分类号: | H03K5/156 | 分类号: | H03K5/156;H03G3/20;H03L7/08;H04L27/01 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 梁丽超;田喜庆 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了紧凑的占空比校正装置及通信系统,涉及用于时钟信号的占空比校正的技术。输入时钟信号通过一对输出晶体管,该输出晶体管基于输入时钟信号提供输出时钟信号。占空比传感器基于输出时钟信号生成第一校正信号。第一校正信号至少部分地与输出时钟信号相反。占空比校正器基于第一校正信号生成第二校正信号。占空比校正器包括用于生成第二校正信号的两个或更多个晶体管。第二校正信号被施加到输出时钟信号。也存在其他实施方式。 | ||
搜索关键词: | 紧凑 校正 装置 通信 系统 | ||
【主权项】:
1.一种占空比校正装置,包括:输入端子,用于接收输入时钟信号,所述输入时钟信号由第一占空比和信号频率表征;第一晶体管,包括第一栅极端子和第一漏极端子,所述第一栅极端子耦接至所述输入端子;第二晶体管,包括第二栅极端子和第二漏极端子,所述第二栅极端子耦接至所述输入端子;输出端子,用于输出校正过的时钟信号,所述输出端子耦接至所述第一漏极端子和所述第二漏极端子,所述校正过的时钟信号由第二占空比表征,所述第二占空比比所述第一占空比更接近50%;占空比传感器,耦接至所述输出端子并且被配置为生成第一校正信号,所述第一校正信号相对于所述输入时钟信号是反相的;DAC,被配置为基于数字控制信号生成控制电压;以及占空比校正器,被配置为使用至少所述控制电压和所述第一校正信号生成第二校正信号,所述第二校正信号被耦合至所述输出端子。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于颖飞公司,未经颖飞公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711381046.2/,转载请声明来源钻瓜专利网。
- 上一篇:锁存器和分频器
- 下一篇:基于延时调相电路的直流电压控制器