[发明专利]一种DMA控制装置和图像处理器

摘要

本发明适用于数字图像处理领域，提供了一种DMA控制装置和图像处理器。所述DMA控制装置包括总线接口单元、DMA读传输仲裁单元、N路读缓存控制单元、DMA写传输仲裁单元、N路写缓存控制单元、N个流水处理模块和一时序产生单元，其中N为大于或等于2的自然数。本发明使得在ISP等实时输入的芯片系统中，DMA控制装置能够结合图像处理模块进行准确合理的判决，针对多路不同的数据访问请求，可以实现DMA传输参数的硬件自动配置。

主权项

1.一种DMA控制装置，其特征在于，包括总线接口单元、DMA读传输仲裁单元、N路读缓存控制单元、DMA写传输仲裁单元、N路写缓存控制单元、N个流水处理模块和一时序产生单元，其中N为大于或等于2的自然数；总线接口单元，用于接收DMA读传输仲裁单元产生的读请求信号和传输信息，并将读请求信号和传输信息转化成复合系统总线协议的总线请求信号，当从总线上收到有效的数据后，将从外部存储器中读出的读缓存数据写到DMA读传输仲裁单元；还用于接收DMA写传输仲裁单元产生的写请求信号和传输信息，并将写请求信号和传输信息转化成复合系统总线协议的总线请求信号，当从总线上收到有效的应答后，将从DMA写传输仲裁单元读出的写缓存数据写到外部存储器；DMA读传输仲裁单元，用于负责DMA读请求信号的仲裁并接收经总线接口单元发送的外部存储器的读缓存数据，最终将读缓存数据写到选中的其中一路读缓存控制单元中；还用于对输入的N路源请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于自动产生每一路的读传输长度；读缓存控制单元，用于接收时序产生单元输出的时序输入信号，并产生仲裁请求信号，结合仲裁回应信号产生传输状态信号，并根据时序输入信号将DMA读传输仲裁单元的数据写到对应路的乒乓缓存区间中，并取出乒乓缓存区间中的数据发送到对应的流水处理模块；DMA写传输仲裁单元，用于负责DMA写请求信号的仲裁并接收其中一路选中的写缓存控制单元的数据，最终将接收到的数据经总线接口单元发送到外部存储器中；还用于对输入的N路写请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于自动产生每一路的写传输长度；写缓存控制单元，用于接收时序产生单元输出的时序输入信号，并产生仲裁请求信号，结合仲裁回应信号产生传输状态信号，并根据时序输入信号将对应的流水处理模块需要缓存的数据写到对应路的乒乓缓存区间中，并将选中一路乒乓缓存区间中的数据读出发送到DMA写仲裁传输单元；流水处理模块，用于为图像处理器中的具体算法进行处理的模块；时序产生单元，用于接收同步时序输入信号，产生每一级流水处理模块的同步信号。