[发明专利]一种SiC VDMOS器件在审
| 申请号： | 201711400450.X | 申请日： | 2017-12-22 |
| 公开（公告）号： | CN108155240A | 公开（公告）日： | 2018-06-12 |
| 发明（设计）人： | 罗小蓉;廖天;张凯;方健;杨霏 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 孙一峰 |
| 地址： | 611731 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于功率半导体技术领域，涉及一种SiC VDMOS器件。本发明相较于传统结构，特点是栅极结构覆盖的P阱区是多次间断分布的，被N型高阻材料隔离开。传统平面MOSFET正向导通是通过P阱区表面形成反型层沟道，从而形成源极到漏极的电子通路；通过P阱区多次间断分布，使得正向导通时不仅P阱区表面形成反型层沟道，间断P阱区之间的N型高阻材料表面也会形成积累型沟道，使得源漏之间形成一条低电阻通路，降低了器件的导通电阻Ron。 | ||
| 搜索关键词： | 沟道 表面形成 高阻材料 间断分布 正向导通 反型层 功率半导体技术 低电阻通路 传统结构 传统平面 导通电阻 电子通路 栅极结构 积累型 漏极 源极 源漏 隔离 覆盖 | ||
【主权项】：
一种SiC VDMOS器件，在N型衬底(1)上形成N型高阻半导体材料(2)；在N型高阻半导体材料(2)表面形成P型阱区(7)，所述P型阱区(7)上表面的中心区域形成P型体接触区(5)，P型体接触区(5)的外侧形成N型源区(6)，N型源区(6)和P型体接触区(5)的共同引出端为源极；其特征在于，沿器件纵向方向，所述P型阱区(7)是间断分布的，由N型高阻半导体材料(2)隔离开；所述器件纵向方向为同时与器件水平方向和垂直方向垂直的第三维方向；在P型阱区(7)和N型高阻半导体材料(2)上表面形成栅极结构，所述栅极结构包括栅极绝缘材料(3)和位于栅极绝缘材料(3)上的导电材料(4)，所述导电材料(4)引出端为栅极；栅极之下，P型阱区(7)表面形成反型层沟道，N型高阻半导体材料(2)表面形成积累型沟道。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711400450.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
