[发明专利]一种基于新型CHSI接口优化的FPGA数据处理方法及系统

摘要

本发明属于西方体制敌我识别数字信号处理领域，涉及一种基于新型CHSI接口优化的FPGA数据处理方法及系统，旨在用以改善现有技术中存在的误码率高，数据传输可靠性和实时处理效率低等问题。本发明主要包括：首先根据CHSI接口输出和输入时序处理的特点，设计高精度差分本振时钟源；然后由现场可编程逻辑阵列FPGA内部时钟锁相环产生CHSI接口输出和输入时序处理的基本时钟；最后根据给出的CHSI接口传输电路及时序处理的优化方法，并结合时序特征、数据帧结构和状态转换控制，分别对CHSI接口输出和输入时序的数据进行处理。

主权项

1.一种基于新型CHSI接口优化的FPGA数据处理方法，其特征在于包括：步骤1：根据CHSI输出和输入时序处理的特点，设计高精度差分本振时钟源，并输送至现场可编程逻辑阵列FPGA的全局时钟单元；步骤2：根据输送至现场可编程逻辑阵列FPGA全局时钟单元的差分本振时钟源信号，调用FPGA内部时钟锁相环模块对差分本振时钟源进行倍频、整形处理，产生CHSI输出时序的主处理时钟和CHSI输入时序的主处理时钟；步骤3：用产生的CHSI输出时序的主处理时钟，作为优化CHSI输出时序处理的内部基准时钟，输送至CHSI输出时序处理单元；步骤4：用CHSI输出时序处理的主处理时钟，按照外部发送数据请求和数据输入，根据CHSI输出时序特征和数据帧结构，结合状态转换控制，分别生成发送的TTL时钟信号和TTL数据信号，并输送至TTL/差分转换电路；步骤5：经TTL/差分转换电路和阻抗匹配电路处理，将发送的TTL时钟信号和TTL数据信号转变为发送的差分时钟信号和差分数据信号；步骤6：发送CHSI的差分时钟信号和差分数据信号；步骤7：用步骤2产生的CHSI输入时序的主处理时钟，作为优化CHSI输入时序处理的内部基准时钟，输送至CHSI输入时序处理单元；步骤8：经差分/TTL转换电路和阻抗匹配电路处理，将外部以CHSI输入时序为特征并以差分信号接收的时钟信号和数据信号转换为接收的TTL时钟信号和TTL数据信号进行输送；步骤9：用CHSI输入时序处理的主处理时钟，根据CHSI输入时序特征和数据帧结构，结合状态转换控制，对接收的TTL时钟信号和TTL数据信号进行判断和采样处理；步骤10：发送CHSI输入的采样数据。