[实用新型]兼容8472协议、数字可编程的OLT收发一体芯片

摘要

兼容8472协议、数字可编程的OLT收发一体芯片，属于集成电路和光通信领域，本实用新型为解决传统基于GPON和EPON的OLT端光模块的限幅放大器和激光驱动器功能都是有两颗电路芯片来实现，导致生产成本高、周期长的问题。本实用新型包括两种方案第一种基于EPON设计，发射机阈值配置方式，通过上位机和EEPROM配合芯片内部两个I2C电路以及相关电路完成上电后的阈值配置和优化，该方式被称为兼容8472协议、数字可编程，接收机中的LOS信号判断能够自动复位。第二种基于GPON设计，该设计在第一种方案基础上，接收机还可以通过芯片外部RESET信号配合相应的外围电路完成手动复位，并拥有LOS与SD信号输出选择引脚。

主权项

兼容8472协议、数字可编程的OLT收发一体芯片，其特征在于，该芯片为基于EPON的兼容8472协议、数字可编程的OLT收发一体芯片，包括发射机和接收机，所述发射机包括输入缓冲器Buffer、NPN晶体管Q1、NPN晶体管Q2、主I2C电路I2CMaster、从I2C电路I2C Slave、状态寄存器组SRS、模数转换器ADC、数模转换器组DACS、数模转换器DAC1、电压比较器COMP、计数器Counter、压控电流源VCCS1、压控电流源VCCS2和电阻R1；输入缓冲器Buffer正相输入端连接芯片引脚发射机正输入端TX_INP，其反相输入端连接芯片引脚发射机负输入端TX_INN；输入缓冲器Buffer正相输出端连接NPN晶体管Q2基极，其反相输出端连接NPN晶体管Q1基极；NPN晶体管Q1的集电极连接芯片引脚发射机正输出端TX_OUTP；NPN晶体管Q2的集电极连接芯片引脚发射机负输出端TX_OUTN；NPN晶体管Q1的发射极同时连接NPN晶体管的Q2的发射极和压控电流源VCCS1正端；从I2C电路I2C Slave的时钟信号端连接芯片时钟信号引脚SCL；从I2C电路I2C Slave的一个数据信号端连接芯片的数据信号引脚SDA；从I2C电路I2C Slave的另一数据信号端连接状态寄存器组SRS的输入输出端；主I2C电路I2C Master的时钟信号端连接芯片时钟信号引脚EESCL；主I2C电路I2C Master的一个数据信号端连接芯片的数据信号引脚EESDA；主I2C电路I2C Master的另一个数据信号端连接状态寄存器组SRS的一个输入端；模数转换器ADC的输出端连接状态寄存器组SRS的另一个输入端；状态寄存器组SRS的一个输出端连接DAC1的数字信号输入端；状态寄存器组SRS的另一个输出端连接数模转换器组DACS的一个数字信号输入端；数模转换器DAC1的模拟信号输出端连接电压比较器COMP的正相输入端；电压比较器COMP的反相输入端同时连接芯片引脚I_MON和电阻R1的一端；电压比较器COMP的输出端连接计数器Counter的输入端；计数器Counter的输出端连接数模转换器组DACS的另一个数字信号输入端；数模转换器组DACS的两个模拟信号输出端分别连接压控电流源VCCS1的信号控制端和压控电流源VCCS2的信号控制端；压控电流源VCCS2的正端连接芯片偏置电流引脚I_BIAS；压控电流源VCCS1的负端、压控电流源VCCS2的负端和电阻R1的另一端同时连接GND；所述接收机包括限幅放大器LA、带switch开关的输出缓冲器Buffer0、运算放大器LevelDetect、电压比较器COMP1、反相器Inverter；电阻Rref和电流源I1；限幅放大器LA的正相输入端连接芯片引脚接收机正输入RX_INP，其反相输入端连接芯片引脚接收机负输入端RX_INN；限幅放大器LA的正相输出端同时连接输出缓冲器Buffer0的正相输入端和运算放大器Level Detect的正相输入端；限幅放大器LA的反相输出端同时连接输出缓冲器Buffer0的反相输入端和运算放大器Level Detect的反相输入端；运算放大器Level Detect的输出端连接电压比较器COMP1的反相输入端；电压比较器COMP1的正相输入端连接芯片内部判决LOS信号的阈值电压引脚LOSTH；电压比较器COMP1的输出端连接芯片LOS信号输出引脚；反相器Inverter的输入端连接接收机使能信号引脚EN；该引脚连接芯片LOS信号输出引脚；反相器Inverter的输出端连接输出缓冲器Buffer0内部的switch开关；输出缓冲器Buffer0的正相输出端连接芯片引脚接收机正输出端RX_OUTP；输出缓冲器Buffer0的反相输出端连接芯片引脚接收机负输出端RX_OUTN；电阻Rref的一端同时连接电流源I1正端和芯片参考电压引脚Vref；电阻Rref的另一端连接电源VDD；电流源I1的负端连接地。