[实用新型]一种硅基InGaAs沟道双栅MOSFET器件有效
| 申请号： | 201721428381.9 | 申请日： | 2017-10-30 |
| 公开（公告）号： | CN207441705U | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 李海鸥;王博;邹锋;刘洪刚;高喜;李琦;蒋振荣;张法碧;陈永和;肖功利;李跃 | 申请（专利权）人： | 桂林电子科技大学;桂林斯壮微电子有限责任公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/20;H01L29/423;H01L21/336;H01L21/28 |
| 代理公司： | 北京中济纬天专利代理有限公司 11429 | 代理人： | 石燕妮 |
| 地址： | 541004 广西*** | 国省代码： | 广西;45 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种能够提高栅控能力以及减小短沟道效应的硅基InGaAs沟道双栅MOSFET器件。所述硅基InGaAs沟道双栅MOSFET器件包括单晶硅衬底、介质键合层、隔离层、背栅电极、背栅介质层、背栅界面控制层、InGaAs沟道层、上界面控制层、III‑V族半导体源漏层、源漏金属层、顶栅介质层、顶栅电极；采用该硅基InGaAs沟道双栅MOSFET器件能够提高MOSFET器件的栅控能力，满足高性能III‑V族CMOS技术要求。 | ||
| 搜索关键词： | 沟道 硅基 双栅 界面控制层 背栅 单晶硅 本实用新型 短沟道效应 源漏金属层 半导体源 背栅电极 顶栅电极 顶栅介质 介质键合 隔离层 沟道层 介质层 衬底 减小 漏层 | ||
【主权项】：
1.一种硅基InGaAs沟道双栅MOSFET器件，其特征在于：包括由下至上依次叠置的单晶硅衬底(101)、介质键合层(102)、隔离层(103)、背栅电极(104)、背栅介质层(105)、背栅界面控制层(106)、InGaAs沟道层(107)、上界面控制层(108)；所述上界面控制层(108)上表面的两侧均叠置有III-V族半导体源漏层(109)；所述III-V族半导体源漏层(109)的上表面设置有源漏金属层(110)；所述上界面控制层(108)上表面两侧的III-V族半导体源漏层(109)之间设置有顶栅介质层(111)，所述顶栅介质层(111)下表面与上界面控制层(108)连接，所述顶栅介质层(111)的侧面与III-V族半导体源漏层(109)连接；所述顶栅介质层(111)上叠置有顶栅电极(112)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桂林电子科技大学;桂林斯壮微电子有限责任公司，未经桂林电子科技大学;桂林斯壮微电子有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721428381.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种像素点及显示装置
- 下一篇：一种具有阶梯形氧化层的屏蔽栅MOS结构
- 同类专利
- 专利分类
