[实用新型]用于具有字线和位线的存储器阵列的存储器控制器

摘要

本实用新型涉及用于具有字线和位线的存储器阵列的存储器控制器。一种存储器阵列具有字线和位线。行解码器可操作来解码行地址并且选择对应的字线。读写时钟生成器可操作以生成保持时钟信号。地址时钟生成器接收读地址、写地址、双端口模式控制信号、读芯片选择信号和写芯片选择信号。当在双端口模式中操作时，并且当在读模式中操作时，地址时钟生成器响应于保持时钟信号而向读地址施加读延迟，并且将延迟的读地址作为地址输出到行预解码器。

主权项

1.一种用于具有字线和位线的存储器阵列的存储器控制器，其特征在于，所述存储器控制器包括：行解码器，被配置成解码行地址并且选择对应于经解码的行地址的字线；行预解码器，被配置成向所述行解码器输出地址作为所述行地址；读写时钟生成器，被配置成生成保持时钟信号；地址时钟生成器，被配置成接收读地址、写地址、双端口模式控制信号、读芯片选择信号和写芯片选择信号；其中当在如由所述双端口模式控制信号所指示的双端口模式中操作时，并且当在如由所述读芯片选择信号所指示的读模式中操作时，所述地址时钟生成器被配置成锁存所述读地址，并且根据所述保持时钟信号输出所述读地址到所述行预解码器作为所述地址；并且其中当在如由所述双端口模式控制信号所指示的双端口模式中操作时，并且当在如由所述写芯片选择信号所指示的写模式中操作时，所述地址时钟生成器被配置成锁存所述写地址，并且根据所述保持时钟信号输出所述写地址到所述行预解码器作为所述地址。