[发明专利]三维集成层叠电路制造用片及三维集成层叠电路的制造方法有效
| 申请号： | 201780004484.9 | 申请日： | 2017-02-13 |
| 公开（公告）号： | CN108463527B | 公开（公告）日： | 2021-02-09 |
| 发明（设计）人： | 根津裕介;杉野贵志 | 申请（专利权）人： | 琳得科株式会社 |
| 主分类号： | C09J5/00 | 分类号： | C09J5/00;C09J7/20;C09J201/00;C09J11/04;H01L21/60;H01L21/301;H01L25/065;H01L25/07;H01L25/18 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 张晶;谢顺星 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种三维集成层叠电路制造用片1，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，所述三维集成层叠电路制造用片1至少具备固化性的粘合剂层13，粘合剂层13含有导热性填料，粘合剂层13的厚度(T2)的标准偏差为2.0μm以下。该三维集成层叠电路制造用片1能够制造具有优异的放热性的三维集成层叠电路。 | ||
| 搜索关键词： | 三维 集成 层叠 电路 制造 方法 | ||
【主权项】：
1.一种三维集成层叠电路制造用片，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，其特征在于，所述三维集成层叠电路制造用片至少具备固化性的粘合剂层，所述粘合剂层含有导热性填料，所述粘合剂层的厚度(T2)的标准偏差为2.0μm以下。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于琳得科株式会社，未经琳得科株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780004484.9/，转载请声明来源钻瓜专利网。
- 上一篇：可固化组合物、压敏粘合剂、胶带和附着产品
- 下一篇：层合膜
