[发明专利]采用高密度且可缩放的字线设计方法的三维存储单元阵列在审

专利信息
申请号: 201780014451.2 申请日: 2017-01-11
公开(公告)号: CN108713251A 公开(公告)日: 2018-10-26
发明(设计)人: D.蒂梅戈达;A.叶;M.黑尔姆;Y.李 申请(专利权)人: 英特尔公司
主分类号: H01L27/11578 分类号: H01L27/11578;H01L27/11575;H01L27/1157;H01L27/11551;H01L27/11548;H01L27/11524;H01L27/11597;H01L27/11595;H01L27/24
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 徐予红;张金金
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 描述了一种设备。所述设备包括三维存储单元阵列结构。所述设备还包括具有交替的导电层和电介质层的楼梯结构,其中在导电层中形成相应的字线。字线被连接到三维存储单元阵列结构内的相应的存储单元。所述设备还包括楼梯结构上方的、被连接到第一通路的上部字线,所述第一通路连接到楼梯结构的相应的台阶。上部字线还被连接到第二通路,所述第二通路从与三维存储单元阵列结构对面的侧面不同的楼梯结构的侧面垂直延伸下来。第二通路被连接到布置在楼梯结构下方的相应的字线驱动器晶体管。
搜索关键词: 楼梯结构 三维存储单元阵列 字线 上部字线 字线驱动器晶体管 侧面 存储单元 导电层中 电介质层 通路连接 导电层 交替的 可缩放
【主权项】:
1.一种设备,所述设备包括:三维存储单元阵列结构;楼梯结构,所述楼梯结构包括交替的导电层和电介质层,其中在所述导电层中形成相应的字线,所述字线被连接到所述三维存储单元阵列结构内的相应的存储单元;以及所述楼梯结构上方的上部字线,所述上部字线被连接到第一通路,所述第一通路连接到所述楼梯结构的相应的台阶,所述上部字线还被连接到从与所述三维存储单元阵列结构对面的侧面不同的所述楼梯结构的侧面垂直延伸下来的第二通路,所述第二通路被连接到布置在所述楼梯结构下方的相应的字线驱动器晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780014451.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top