[发明专利]用于高效存储器组设计的装置和方法有效
| 申请号： | 201780021148.5 | 申请日： | 2017-03-10 |
| 公开（公告）号： | CN109074832B | 公开（公告）日： | 2022-03-29 |
| 发明（设计）人： | P·马图里亚;R·K·辛哈;G·萨曼娜 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C8/12 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈炜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在本公开的一方面，提供了一种方法和装置。该装置可以是存储器。该存储器可包括第一存储器部分，其被配置成存储第一比特并生成第一数据比特输出。当第一读使能活跃时，第一数据比特输出可以因变于第一比特。存储器还可包括第二存储器部分，其被配置成存储第二比特并生成第二数据比特输出。当第二读使能活跃时，第二数据比特输出可以因变于第二比特。该存储器可包括开关，其被配置成基于第一和第二数据比特输出来针对读操作在第一比特和第二比特之间进行选择。 | ||
| 搜索关键词： | 用于 高效 存储器 设计 装置 方法 | ||
【主权项】：
1.一种存储器，包括：第一存储器部分，所述第一存储器部分被配置成存储第一比特并生成第一数据比特输出，当第一读使能活跃时，所述第一数据比特输出因变于所述第一比特；第二存储器部分，所述第二存储器部分被配置成存储第二比特并生成第二数据比特输出，当第二读使能活跃时，所述第二数据比特输出因变于所述第二比特；以及开关，所述开关被配置成：基于所述第一数据比特输出和所述第二数据比特输出来针对读操作在所述第一比特和所述第二比特之间进行选择。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780021148.5/，转载请声明来源钻瓜专利网。
