[发明专利]数字分数分频倍增的注入锁定振荡器有效

专利信息
申请号: 201780030575.X 申请日: 2017-04-06
公开(公告)号: CN109155631B 公开(公告)日: 2022-09-27
发明(设计)人: R·K·南德瓦纳;P·乌帕德亚雅 申请(专利权)人: 赛灵思公司
主分类号: H03L7/08 分类号: H03L7/08;H03L7/099
代理公司: 北京市君合律师事务所 11517 代理人: 毛健;顾云峰
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 示例时钟发生器电路包括分数参考发生器(202),分数参考发生器(202)被配置为响应于基准参考时钟和相位误差信号生成参考时钟,参考时钟的频率是基准时钟频率的有理数倍。时钟发生器电路包括数控延迟线DCDL(308)以及脉冲发生器(206),DCDL(308)基于第一控制代码延迟参考时钟,脉冲发生器(206)被配置为基于延迟的参考时钟生成脉冲。时钟发生器电路包括数控振荡器DCO(208),DCO(208)被配置为基于第二控制代码生成输出时钟并包括被耦接到脉冲发生器的注入输入以接收脉冲。时钟发生器电路包括相位检测器(316)和控制电路,相位检测器被配置为比较输出时钟和参考时钟并生成相位误差信号,控制电路被配置为基于相位误差信号生成第一和第二控制代码。
搜索关键词: 数字 分数 分频 倍增 注入 锁定 振荡器
【主权项】:
1.一种时钟发生器电路,其特征在于,所述时钟发生器电路包括:分数参考发生器,所述分数参考发生器被配置为响应于基准参考时钟和相位误差信号生成参考时钟,所述参考时钟的频率是所述基准参考时钟的频率的有理数倍;数控延迟线DCDL,所述DCDL被配置为基于第一控制代码延迟所述参考时钟;脉冲发生器,所述脉冲发生器被配置为基于所述延迟的参考时钟生成脉冲;数控振荡器DCO,所述DCO包括注入输入,所述注入输入被耦接到所述脉冲发生器以接收所述脉冲,所述DCO被配置为基于所述脉冲和第二控制代码生成输出时钟;相位检测器,所述相位检测器被配置为比较所述输出时钟的相位和所述参考时钟的相位并生成所述相位误差信号;以及控制电路,所述控制电路被配置为基于所述相位误差信号生成所述第一控制代码和所述第二控制代码。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780030575.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top